PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-045763

(43) Date of publication of application: 16.02.2001

(51)Int.Cl.

H02M 7/12 H02M 3/155

(21)Application number: 2000-153851

(71)Applicant: MATSUSHITA ELECTRIC IND

CO LTD

(22)Date of filing:

24.05.2000

(72)Inventor: TSUCHIYAMA YOSHIRO

YOSHIOKA KANEHARU

UEDA MITSUO

OGAWA MASANORI MATSUSHIRO HIDEO

(30)Priority

Priority number: 11146704

Priority date: 26.05.1999


Priority country: JP

(54) CONVERTER CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a converter circuit in which high power factor can be obtained easily while keeping high efficiency.

SOLUTION: In a singe phase PWM converter circuit, rectifying diodes 2a, 2b having low forward voltage drop, high speed diodes 4a, 4b having fast recovery performance and switching elements 3a, 3b are arranged to perform pulse width control. In order to reduce the size of a detection circuit while dealing with a plurality of power supply frequencies, an AC input voltage is short-circuited to the primary of one photocoupler 11 through a resistor element and secondary voltage of the photocoupler 11 is inputted to a control circuit 10. Frequency or period of the AC



input voltage is calculated from the inversion period of the secondary voltage of the photocoupler thus determining the input frequency.

cited Reference 7.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-45763 (P2001-45763A)

(43)公開日 平成13年2月16日(2001.2.16)

(51) Int.Cl. ⁷		識別記号	FΙ		テーマコード(参考)
	7/12		H 0 2 M	7/12	P
					В
		601			601B
	3/155			3/155	F

審査請求 未請求 請求項の数18 OL (全 15 頁)

(21)出願番号 特願2000-153851(P2000-153851)

(22)出願日 平成12年5月24日(2000.5.24)

(31) 優先権主張番号 特顯平11-146704

(32)優先日 平成11年5月26日(1999.5.26)

(33)優先権主張国 日本(JP)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 土山 吉朗

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 吉岡 包晴

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100092794

弁理士 松田 正道


最終頁に続く


(54) 【発明の名称】 コンパータ回路

(57)【要約】

【課題】 コンバータ回路において、簡易的に高力率を得、高効率を保つこと。

【解決手段】 単相PWMコンバータ回路において、低順方向電圧降下の整流ダイオード2a,2bとファーストリカバリー性能を有する高速ダイオード4a,4bの2種類のダイオードとスイッチング素子3a,3bを用いてパルス幅変調制御するように構成し、検出回路を小型化するためと複数の電源周波数対応せしめるために、入力交流電圧を例えば1つのフォトカプラ11の一次側と抵抗素子にて短絡せしめ、フォトカプラ11の二次側の電圧を制御回路10に入力するよう構成し、フォトカプラ二次側電圧の反転周期より、入力交流電圧の周波数Facもしくは周期Tacを算出し、入力周波数を判別する。





【特許請求の範囲】

【請求項1】 交流電源に接続されたリアクトルと、 そのリアクトルに接続された、高速ダイオード、整流ダ イオード及びその整流ダイオードに並列に接続されたス イッチング素子を有するPWMコンバータ回路と、もし くは、

前記リアクトルに接続された、2組の高速ダイオードと スイッチング素子との並列回路により構成されたアー ム、及び、前記交流電源の他の端子に対して接続され た、2組の整流ダイオードにより構成されたアームで、 構成されたPWMコンバータ回路と、

前記PWMコンバータ回路の入力電流を検出する入力電

前記PWMコンバータ回路の出力電圧を検出する直流電 圧検出手段と、

前記交流電源に接続された電圧極性検出手段と、

その電圧極性検出手段による検出結果の変動周期を計測 して、電源周波数を判別し、その判別結果、前記電圧極 性検出手段の検出結果、前記入力電流検出手段により検 出された入力電流、及び前記直流電圧検出手段により検 出された出力電圧に基づいて、前記PWMコンバータ回 路を制御する制御手段と、を備えたことを特徴とするコ ンバータ回路。

【請求項2】 前記電圧極性検出手段は、前記交流電源 に接続されたフォトカプラを有するものであり、前記フ ォトカプラの2次側の電圧を検出結果とすることを特徴 とする請求項1に記載のコンバータ回路。

【請求項3】 前記制御手段は、

前記電圧極性検出手段の検出結果に基づいて、正弦波を 発生する正弦波発生手段を有するものであって、前記電 30 圧極性検出手段の検出結果の変動周期Tac、前記電圧極 性検出手段の検出結果の立ち上がり時刻Ton、前記電圧 極性検出手段の検出結果の立ち下がり時刻Toffを逐次 計測して、

 $(2 \cdot Ton + 2 \cdot Toff + Tac) / 4$ および

 $(2 \cdot Ton + 2 \cdot Toff + 3 \cdot Tac) / 4$ の時刻を、交流電源電圧のゼロクロス時刻とし、正弦波 波形の生成を開始することを特徴とする請求項1に記載 のコンバータ回路。

【請求項4】 前記制御手段は、

前記電圧極性検出手段の検出結果に基づいて、正弦波を 発生する正弦波発生手段を有するものであって、前記電 圧極性検出手段の検出結果の変動周期Tac、前記電圧極 性検出手段の検出結果の立ち上がり時刻Ton、前記電圧 極性検出手段の検出結果の立ち下がり時刻Toffを逐次 計測して、前記Tacを用いて、次回のTonおよびToff を予測し、TonもしくはToff が検出されなかった場合 には、前記予測値を用い、TonもしくはToff が検出さ れた場合には、予測結果を検出された値を利用して、修 50 た回路に接続されたリアクトルと、コンバータ出力の一

正することを特徴とする請求項3に記載のコンバータ回

【請求項5】 前記電圧極性検出手段の検出結果の変動 周期Tac、前記電圧極性検出手段の検出結果の立ち上が り時刻Ton、前記電圧極性検出手段の検出結果の立ち下 がり時刻Toff の逐次計測および演算は、前記PWMコ ンバータ回路のPWM制御周期毎に行うことを特徴とす る請求項3、又は4に記載のコンバータ回路。

【請求項6】 前記制御手段は、

前記電圧極性検出手段の検出結果の立ち上がり時刻To 10 n、前記電圧極性検出手段の検出結果の立ち下がり時刻 Toff の逐次計測および演算を行う場合に、前記PWM コンバータ回路のPWM制御周期毎に、n回連続で同一 状態であることを確認して、少なくとも1つの前記演算 処理を行うなかで、前記PWM制御周期 (n-1) 回数 分に相当する時間だけ進めて算出することを特徴とする 請求項3、4、又は5に記載のコンバータ回路。

【請求項7】 前記制御手段は、

前記得られた正弦波波形を入力電流波形の基準波形と し、所定の出力直流電圧設定値と前記検出した出力電圧 との誤差と、前記正弦波波形の振幅とを乗算しその結果 を入力電流波形の設定値とし、

その入力電流波形の設定値と前記入力電流検出手段によ り検出された入力電流との誤差を用いて、前記PWMコ ンバータ回路をPWM制御するものであって、

さらに、前記PWMコンバータ回路のPWM制御デュテ ィが一定範囲となるよう、直流出力電圧の設定値を調節 する、

ことを特徴とする請求項3に記載のコンバータ回路。

【請求項8】 前記入力電流検出手段は、前記交流電源 の1つの線を一次側とする電流トランスを有し、 前記制御手段は、

前記電流トランスの二次側出力が周波数特性補正手段お よび絶対値変換手段を経由した値を、検出入力電流(一 I ac │)とし、入力電圧波形の絶対値もしくは前記正弦 波発生結果の絶対値と前記出力電圧の誤差に基づく値と の乗算結果を入力電流設定値(|Iac|・)とする、こ とを特徴とする請求項3に記載のコンバータ回路。

【請求項9】 交流電源の両端に接続した1つのコアを 共有してなる一対のリアクトルと、その一対のリアクト ルの反対側の端子に接続され、高速ダイオード及び整流 ダイオード及びそれに並列に接続されたスイッチング素 子を有するPWMコンバータ回路と、そのPWMコンバ ータ回路の入力電流を検出する入力電流検出手段と、前 記PWMコンバータ回路の出力電圧を検出する直流電圧 検出手段と、前記検出した入力電流及び前記検出した出 力電圧に基づき前記PWMコンバータ回路を制御する制 御手段とを備えたことを特徴とするコンバータ回路。

【請求項10】 交流電源もしくは、交流電源を整流し

方をスイッチング素子にて短絡することにより前記リアクトルに電流を充電せしめ、前記スイッチング素子をオフすることにより前記リアクトルに充電された電流をダイオードを介して出力させる制御手段とを備えた昇圧型のコンバータ回路であって、

前記制御手段は、出力直流電圧とその設定値との誤差に対して、誤差の積分演算機能と誤差の比例演算機能とを並列に設け、前記2つの演算機能の出力の和を利用して入力電流設定値の振幅を決定し、前記誤差が一定以上になった場合には、前記積分演算機能の出力をそれまでの 10 値に固定することを特徴とするコンバータ回路。

【請求項11】 交流電源もしくは、交流電源を整流した回路に接続されたリアクトルと、コンバータ出力の一方をスイッチング素子にて短絡することにより前記リアクトルに電流を充電せしめ、前記スイッチング素子をオフすることにより前記リアクトルに充電された電流をダイオードを介して出力させる制御手段とを備えた昇圧型のコンバータ回路であって、

前記制御手段は、出力直流電圧とその設定値との誤差に対して、誤差の積分演算機能と誤差の比例演算機能とを並列に設け、前記2つの演算機能の出力の和と前記交流電源の電圧波形の絶対値との乗算結果を利用して入力電流設定値を決定し、前記誤差に基づく入力電流設定値が一定以上になった場合には、所定の値で制限することを特徴とするコンバータ回路。

【請求項12】 交流電源もしくは、交流電源を整流した回路に接続されたリアクトルと、コンバータ出力の一方をスイッチング素子にて短絡することにより前記リアクトルに電流を充電せしめ、前記スイッチング素子をオフすることにより前記リアクトルに充電された電流をダイオードを介して出力させる制御手段とを備えた昇圧型のコンバータ回路であって、

前記制御手段は、出力直流電圧が所定の値よりも高い場合には、前記スイッチング素子をオフすることを特徴とするコンバータ回路。

【請求項13】 交流電源もしくは、交流電源を整流した回路に接続されたリアクトルと、コンバータ出力の一方をスイッチング素子にて短絡することにより前記リアクトルに電流を充電せしめ、前記スイッチング素子をオフすることにより前記リアクトルに充電された電流をダ 40イオードを介して出力させる制御手段とを備えた昇圧型のコンバータ回路であって、

前記制御手段は、出力直流電圧とその設定値との誤差に 対して、誤差の積分演算機能と誤差の比例演算機能とを 並列に設け、前記2つの演算機能の出力の和と前記交流 電源の電圧波形の絶対値との乗算結果を利用して入力電 流設定値を決定し、入力電流の絶対値を検出し、その絶 対値と入力電流設定値との誤差を得て、その誤差に対し て、低周波域で積分特性を有する比例積分型特性の演 算、もしくは低周波域で積分特性を有する比例積分型で 50

且つ高周波域で平坦特性を有する特性の演算を行って、 前記スイッチング素子のオン・オフデュティとすること を特徴とするコンバータ回路。

【請求項14】 交流電源もしくは、交流電源を整流した回路に接続されたリアクトルと、コンバータ出力の一方をスイッチング素子にて短絡することにより前記リアクトルに電流を充電せしめ、前記スイッチング素子をオフすることにより前記リアクトルに充電された電流をダイオードを介して出力させる制御手段とを備えた昇圧型のコンバータ回路であって、

前記制御手段は、出力直流電圧とその設定値との誤差に対して、誤差の積分演算機能と誤差の比例演算機能とを並列に設け、前記2つの演算機能の出力の和と前記交流電源の電圧波形の絶対値との乗算結果を利用して入力電流設定値を決定し、入力電流の絶対値を検出し、その絶対値と入力電流設定値との誤差を得て、その誤差に対して、低周波域で積分特性を有する比例積分型特性の演算、もしくは低周波域で積分特性を有する比例積分型で且つ高周波域で移動平均特性を有する特性の演算を行って、その演算結果に基づいて、前記スイッチング素子のオン・オフデュティとすることを特徴とするコンバータ回路。

【請求項15】 前記制御手段は、前記誤差に対して行った演算結果に対して、入力電圧の絶対値を | Vac |、入力電流絶対値指令を | Iac | *、出力直流電圧設定値をVdc*、前記リアクトルのインダクタンスをL、前回演算時の入力電流絶対値指令を | Iac | *oldとして、下記の式

dff= (Vdc*- | Vac |) / Vdc*+L · (| Iac | * - | Iac | * old) / Vdc*

で算出した値 d ffを加算して、前記スイッチング素子のオン・オフデュティとすることを特徴とする請求項14 に記載のコンバータ回路。

【請求項16】 前記制御手段は、前記誤差に対して行った演算結果に対して、入力電圧の絶対値を | Vac |、入力電流絶対値指令を | Iac |*、出力直流電圧設定値をVdc*、前記リアクトルのインダクタンスをL、前回演算時の入力電流絶対値指令を | Iac |*oldとして、下記の式

0 dff= (Vdc*- | Vac |) / Vdc*+L · (| Iac | * - | Iac | *old) / Vdc*

で算出した値 d ffに対し、1より小さい値を乗じた値を 加算して、前記スイッチング素子のオン・オフデュティ とすることを特徴とする請求項14に記載のコンバータ 回路。

【請求項17】 前記制御手段は、前記誤差に対して行った演算結果に対して、入力電圧の絶対値を | Vac | 、出力直流電圧設定値をVdc*として、下記の式df=(Vdc*- | Vac |) /Vdc*

で算出した値dffに対し、1もしくは1より小さい値を

乗じた値を加算して、前記スイッチング素子のオン・オ フデュティとすることを特徴とする請求項14に記載の コンバータ回路。

【請求項18】 前記制御手段は、前記出力直流電圧設 定値 V dc* のかわりに出力電圧値 V dcを、及び/又は、 入力電流絶対値指令 | I ac | *、 | I ac | *oldのかわり に実際の入力電流値 | Iac | 、 | Iac | old を用いるこ とを特徴とする請求項15から17のいずれかに記載の コンバータ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、交流電力を直流電 力に変換する回路に関するものであり、パルス幅変調技 術を用いて、入力電流に含まれる高調波成分が少なくな るように制御される高力率なコンバータ回路に関するも のである。

[0002]

【従来の技術】従来、電源高調波歪みを抑制し力率改善 の機能を有する電源装置は、交流入力電流が正弦波状と なるよう制御する昇圧コンバータ回路を具備している。 例えば、特開昭63-224698公報等に述べられて いるように、特に単相入力電源では回路構成が簡単なこ とから入力電圧を整流後、昇圧コンバータ回路で入力電 流を制御している。この従来技術は、図19に示すよう な構成となる。すなわち、交流電源1を一旦整流ダイオ ード回路102a、102b、102c、102dで整 流後、リアクトル106とスイッチング素子103とダ イオード104と平滑コンデンサ7で構成された昇圧コ ンバータ回路で直流電源を作り、負荷8に供給するもの である。

【0003】図21は、図19の回路を制御する制御回 路110の制御ブロック図である。図21において、比 較手段37において設定直流電圧Vdc*と図19の抵抗 9a、9bより得られた実際の直流電圧Vdcとの誤差Ver rを得て、補償フィルタ32を経由して、図19の抵抗 111a、111bにより得られた整流出力 | Vac | を乗 算器31に入力し、設定電流情報 | Iac* | を得る。こ の | Iac* | は、図19の抵抗113の両端電圧で検出 された実際の入力電流情報 | Iac | と比較手段38で比 較され、その誤差情報 | Iac err | が得られ、補償フィ ルタ133に送られる。補償フィルタ133では入力電 流波形制御が安定になるためのフィルタ演算が行われ る。補償フィルタ133の出力は比較器34に送られ、 発振器35からの出力信号と比較され、パルス幅変調信 号PWMout となる。パルス幅変調信号PWMout は図 19においてゲート駆動回路105を経てスイッチング 素子103を駆動制御する。

【0004】また、図20は、図19の回路における電 力の通過素子である5個の整流ダイオードの数を4つに 減少させた回路であり、昇圧型 P W M コンバータによる 50 カプラの一次側と抵抗素子にて短絡せしめ、フォトカプ

ものである。交流電源1は、リアクトル106を経由し て、{下アームがスイッチング素子3a、3bと整流ダイ オード2a、2bで構成され、上アームが高速ダイオード 4a、4b} で構成された整流ブリッジ回路に入力され る。整流ブリッジ回路の出力には、図19の場合と同様 に、平滑コンデンサ7、負荷8および出力電圧検出用の 抵抗9a、9bが接続されている。また、入力電流波形の 検出のために、電流センサ213が具備され、また入力 電圧波形の検出のためトランス211が具備されてい 10 る。図19の場合と同様の入力電流波形情報 | Iac | を 得るためにダイオードブリッジ回路251a、251b、 251c、251dが設けられ、その結果が制御回路11 0に送られる。同様に、図19の場合と同様の入力電圧 波形情報 | Vac | を得るためにダイオードブリッジ回路 212a、212b、212c、212dが設けられ、その 結果が制御回路110に送られる。制御回路110の処 理構成は図21と同じである。

[0005]

【発明が解決しようとする課題】しかしながら、従来技 術のうち前者では、交流電源の出力を一旦整流ダイオー ド回路で整流したのち昇圧コンバータ回路を動作させて いたため、回路上、主回路電流の通過素子数が多くな り、基本的な損失が多くなるという課題を有している。 【0006】また、従来技術の後者では、主回路電流の 通過素子数は減るものの、入力電圧波形検出や入力電流 波形の検出が複雑かつ大型になる。この検出が複雑にな るために、検出のための消費電力なども無視できなくな る。また、スイッチング素子数が増加するため、ノイズ が出やすくなるという多くの課題を有している。

【0007】また、主回路構成がどちらの場合であって も、共通する基本課題としての簡易的に高力率を得る方 法や高効率を保つ方法、電源変動時の安全動作方法など も開示されていない。

【0008】本発明は、従来のコンバータ回路のこのよ うな課題を考慮し、回路上、主回路電流の通過素子数を 減らし、回路損失を低減し、効率向上を目指すと共に、 主回路の損失のみではなく、簡単なる構成にて、検出回 路の小型化・低損失化や低ノイズ化などを実現させ、か つ、高力率を得ることができるコンバータ回路を提供す ることを目的とするものである。

[0009]

【課題を解決するための手段】請求項1から8までの本 発明は、単相PWMコンバータ回路において、低順方向 電圧降下の整流ダイオードとファーストリカバリー性能 を有する高速ダイオードの2種類のダイオードとスイッ チング素子を用いてパルス幅変調制御するように構成さ れ、以下の各発明にそれぞれ対応する。

(1) 検出回路を小型化するためと複数の電源周波数対 応せしめるために、入力交流電圧を例えば1つのフォト

ラの二次側の電圧を制御回路に入力するよう構成し、フ オトカプラ二次側電圧の反転周期より、入力交流電圧の 周波数Facもしくは周期Tacを算出し、入力周波数を判

- (2) 検出回路の損失を低減するために、フォトカプラ 二次側のオン時刻Tonとからオフ時刻Toffと算出した 周期Tacを用いて、(2・Ton+2・Toff+Tac)/ 4、(2・Ton+2・Toff+3Tac)/4、の時刻を 交流入力電圧のゼロクロス時刻とする。
- (3) 電源の変動に対しても安定に動作させるために、 フォトカプラ二次側のオン時刻およびオフ時刻に対し て、算出した周期を用いて次回のオン時刻およびオフ時 刻を予測し、実際に検出された次回のオン時刻およびオ フ時刻との差の極性に基づいて、次次回のオン時刻およ びオフ時刻の予測時刻を微小修正する。
- (4) 制御回路の構成を簡単にするために、各々の時刻 の計算における時刻の刻みは、パルス幅変調制御の基準 となる周期をもって行う。
- (5) 高力率を実現するために、制御手段は、フォトカ プラ二次側出力情報を周期毎に入力し、n回連続してオ ン状態もしくはオフ状態を確認した後、前述のピーク時 刻およびゼロクロス時刻の算出を行い、そのなかで、

 $\lceil n-1 \rfloor$ 入力処理に要する時間を手前に進めて、前述 の時刻を算出する。

- (6) 主回路損失を低減させるために、制御手段は、刻 みの時間毎に、ゼロクロス時刻にてゼロクロスとなる正 弦波を発生せしめ、発生した正弦波と同一形状になるよ うに入力電流をパルス幅変調制御し、発生した正弦波の ピーク近傍で、パルス幅変調制御のデュティの最低値が 略一定値となるよう、直流出力電圧の設定値を調整す
- (7) ノイズを少なくするため、1つのコアを共有して なる1対のリアクトルを、単相PWMコンバータの2端 の入力に対して、それぞれがリアクトルの各々を経由す るよう接続する。
- (8) 検出回路の損失を低減するため、交流電源入力線 に対して、電源入力線を一次側とする電流トランスを構 成し、電流トランスの二次側出力を制御回路に入力し、 制御回路では、電流トランスの二次側出力の周波数特性 を補償する演算を行う。

【0010】また、請求項9から13までの本発明は、 リアクトルとスイッチング素子と高速ダイオードより構 成される主回路を有し、パルス幅変調制御することによ り、単相交流入力電源電流の力率を改善せしめ、かつ、 出力直流電圧の制御をも行うように構成され、以下の各 発明に対応する。

(9) 出力直流電圧とその設定値との誤差に対して、誤 差の積分演算機能と誤差の比例演算機能を並列に設け、 2つの演算機能の出力の和をもって入力電流指令を決定 するよう構成し、積分演算機能は、誤差が一定以上にな 50 より構成されたアームで構成されたPWMコンバータ回

った場合には、積分演算機能の出力をそれまでの値に固 定する。

- (10) 電圧誤差情報に基づく電流指令演算値が所定の 値を上回った場合には所定の値で制限する。
- (11) 出力電圧の設定値に対して、出力電圧が所定の 幅以上高い場合にはスイッチング素子を強制的にオフさ せる。
- (12) 電流誤差情報に基づく安定制御のための制御演 算は、低周波域で積分特性を有するPI型、高周波域で 10 平坦もしくは移動平均特性を有する特性とする。
 - (13) 制御回路は実際の交流電流と指令電流との電流 誤差情報をもとに安定制御のための補償演算を行って得 られたパルス幅変調指令情報と、リアクトル値:L、目 標電流值: I*、入力電圧值: Vac、出力直流電圧設定 値: Vdc*との間に、下記の演算式による値dffを加算 して、パルス幅変調指令情報とする。

dff= (Vdc*- | Vac |) / Vdc*+L · (| Iac | * - I ac | *old) / V dc*

ここで、「 | Iac | *old」は1刻み前の電流指令値であ る。

[0011]

【発明の実施の形態】以下に、本発明をその実施の形態 を示す図面に基づいて説明する。

(第1の実施の形態) 図1 (a) は、本発明にかかる第 1の実施の形態のコンバータ回路を示す構成図である。 図1 (a) において、交流電源1の出力端からチョーク 6を経由して下アームが整流ダイオード2a、2b、スイ ッチング素子3a、3bで構成され、上アームが高速ダイ オード4a、4bより構成されるブリッジ回路に入力され 30 る。ブリッジ回路の出力には平滑コンデンサ7、負荷 8、及び抵抗9a、9bからなる出力電圧検出回路が接続 されている。また、交流電源1には、電流トランス13 と、抵抗12およびフォトカプラ11からなる電圧極性 検出回路が接続されている。フォトカプラ11の一次側 に並列接続されたダイオード15はフォトカプラ11の 保護用である。電流トランス13はレベルシフト手段1 4を経て、また、電圧極性検出回路はフォトカプラ11 の二次側からそれぞれ制御回路10に検出情報を入力す る。制御回路10は、入力電流情報 [Iac] 'と、電圧 40 極性情報 P Cout 、直流電圧 V dcに基づき、スイッチン グ素子3a、3bの適切なパルス幅変調出力PWMout を 算出し、それぞれのスイッチング素子の駆動制御回路5 a、5bに出力する。

【0012】なお、コンバータ回路のブリッジ部分は、 図1 (a) に限らず、図1 (b) に示すように、前記リ アクトル6に接続された、2組の高速ダイオード4a, 4 b とスイッチング素子3 a, 3 b との並列回路により 構成されたアーム、及び、前記交流電源1の他の端子に 対して接続された、2組の整流ダイオード2a, 2bに 路であってもよい。

【0013】次に制御回路10の概要について、図2を用いて説明する。図1でのフォトカプラ11の出力PC out は正弦波発生手段36に入力され、正弦波の絶対値を再生し、乗算器31に入力される。正弦波発生手段36の動作は後述する。一方、加減算器37にて、直流電圧出力の設定値Vdc*を加算して得られた電圧誤差信号Verrが、補償フィルタ32に入力される。補償フィルタ32では、直流電圧制御系が安定動作するための補償演算を行う。補償演算内容は後述する。補償フィルタ32の結果は乗算器31に送られ、正弦波絶対値との乗算を行う。乗算結果は入力電流指令値 | Iac | となり、入力電流調差情報 | Iac | と加減算器38にて比較され、入力電流誤差情報 | Iac | err を得る。

【0014】入力電流相当値 | Iac | は、電流検出手段13およびレベルシフト回路14を経て波形等化回路40および折り返し手段39を経由して得られたものである。入力電流相当値が得られるまでのプロセスについては後述する。入力電流誤差情報 | Iac | err は補償フィルタ33に送られ、入力電流制御系が安定に動作するための補償演算を行う。補償フィルタ33の結果は比較器34に送られ、発振器35の出力と比較されてパルス幅変調信号PWMoutは、図1のスイッチング素子駆動制御回路5a、5bに送られて、スイッチング素子駆動制御回路5a、5bに送られて、スイッチング素子3a、3bを駆動する。また、補償フィルタ33の出力は、判定手段41に送られる。判定手段41の結果は直流電圧設定調整値△Vdc*として、加減算器37に入力される。判定手段41の内容は後述する。

【0015】また、これらすべての演算は、発振器35の出力に同期して行うことにより、タイミング管理を容易にしている。発振器35の周波数は、スイッチング素子3a、3bによるスイッチング周波数となるので、リアクトル6での電流リップルによる電磁音が聞こえないように20kHz程度あるいはそれ以上の周波数値が採用される。

【0016】図3、図4、図5、図6は、図2の正弦波発生手段36の動作を示した波形図である。図3の波形図は入力電源電圧Vacとフォトカプラ出力PCout との 40関係を示したものである。入力電源電圧が所定の値を超えると、フォトカプラ11がONし、PCoutがHiレベルとなる。図3で明らかなように、Hiレベルの期間とLoレベルの期間とは同じとは限らない。Hiレベル期間とLoレベル期間とを等しくするには、抵抗12を小さくしてフォトカプラ11の一次側の電流を増加する必要がある。しかしながら、これは現実的には消費電力を増加させてしまい、主回路の損失を減少させる目的に矛盾をきたす。Hiレベル期間とLoレベル期間の一致しないフォトカプラ出力を制御回路10に入力し、制御 50

回路 10 では P Cout 信号の立ち上がり時刻、 t on (1)、 t on (2)、. . . および立ち下がり時刻 t of f(1)、 t of f(2)、. . . を計測する。制御回路では、例えば、立ち上がり時刻の間隔を求めると、入力電源の周期 t ac となる。すなわち入力電源の周波数を知ることができる。電源周波数は一般に 50 Hz もしくは 60 Hz であるので、周期は 20 ms もしくは 16. 7 ms となり、スイッチング周波数の周期 50 μ s で 400 カウントもしくは 33 カウント程度になり、計測誤差などの影響があっても、容易に弁別することができる。

10

【0017】このようにして得られた電源周波数値は、スイッチング周期毎にどれだけ電源位相が進んだかを算出する。すなわち、スイッチング周期毎に50Hzの場合には360/400度ずつ進めていけばよく、60Hzの場合は360/333度ずつ進めていけばよい。更に又、負荷として脈動トルクを有するものをモータで駆動するときなどに、モータ回転数と電源周波数との干渉ポイントを回避するのにも用いられる。

【0018】図4は、図3と同じ波形図から、電源電圧のゼロクロス時刻の算出方法を示すものである。図4から明らかなように、PCoutの立ち上がり時刻 ton(1)と立ち下がり時刻 toff(1)との中間時刻 tp は電源電圧のピーク時刻になる。したがって、ピーク時刻 tp から90度(tac/4)遅れの時刻が立ち下がりのゼロクロス時刻であり、ピーク時刻 tpから270度(3・tac/4)遅れの時刻が立ち上がりのゼロクロス時刻になる。このゼロクロス時刻を用いて正弦波テーブルのゼロを読み出すタイミングが決定できる。

【0019】図5は、入力電源状態が安定せず、瞬時停 電などが発生しても安定動作するための処理方法を示 す、タイミング波形図である。 ton(1)、 toff(1)まで は正常な電源であったと仮定する。この時刻と電源周期 tacをもとに、次回の P Coutの変化時刻 t'on(2)、 t' off(2)を予測しておく。図5のように、PCoutが変化 しなければ、予測値をそのまま採用する。さらに、次々 回の変化時刻 t'on(3)、 t'off(3)を予測する。もし、 P Coutの変化が検出できなければ同様の処理となる。 また、P Coutの変化が検出された場合は、実際の値 to n(3)、toff(3)を用いて修正処理を行う。修正処理を行 う理由は図5のton(3)のように、正常な変化タイミン グで無い場合も考えられるからである。修正処理は、予 測値 t'on(3)に対して実際値 ton(3) が遅れた場合に は、予測値 t'on(3)を1刻み遅らせた値を使用する。こ のようにしておくと、1回だけのずれに対してはほとん ど影響を受けない。また、何らかの影響で入力電源の位 相が揺らいでいる場合にも追従することができる。

【0020】図6は、制御回路10でPCout 出力を読み込むときにノイズなどで影響を受けないようにした場合の処理方法を示す図である。一般に制御回路10はマイクロコンピュータなどで実現されており、端子読み込

みに際しては、複数回読み込みを行ってノイズで誤動作をしないようにしている。図6は3回連続読み込みによる確認を行った場合の認知結果を示している。認知結果は連続読み込み確認のため実際よりは遅れたタイミングになっている。しかしながら、認知結果を2回分進めると、実際の信号PCoutに対して1刻み以内の遅れ時間とすることができる。一般化すると、複数回の読み込み回数を「n」とすると「n-1」刻み分進めることになる。

【0021】図7および図8は、図2における判定手段 41による直流電圧設定調整値△Vdc* の導出を示す図 である。図7は、定常時における電圧波形 | Vac | と電 流波形 | Iac | と PWMoutのONデュティとの関係を 示すものである。PWMoutのONデュティは電圧がゼ 口近傍では100%に近い値となる。また、入力電圧ピ ークVpにおいては、PWMout のONデュティが最も 少ない値dminとなる。dminの値は、前後での入力電流 変化の影響を無視すると、「(Vdc/Vp)-1」で表 される。また、昇圧コンバータであることから「Vdc> Vp」が必要条件である。例えば、「Vp>Vdc」となっ ている場合には、dminはOになる。このとき、コンバ ータは入力電流波形の制御はできない状態になる。一 方、PWMのON期間はスイッチング素子3a、3bでリ アクトル6に電流を蓄えている期間であるので、その期 間が長いほど損失が増加する。したがってVdcをできる だけ低くすることが好ましい。ところが、入力交流電源 の電圧は、電力事情などにより変動を受け、Vpも同様 に変動する。したがって、通常はVdcはVpの最大値を 考慮して設定される。しかしながら、通常電源電圧であ れば、Vdcは高い目に設定されていることになり、効率 が低下してしまう。図1の全体回路図には、交流側の電 源電圧を検出する回路は含まれていない。

【0022】図8のフローチャートは、最適直流電圧設 定値Vdc* を最適に調整するための直流電圧設定調整値 △Vdc* の演算手順を示すものである。パルス幅変調デ ユティの最小値 dmin は制御回路 10の内部に存在して いるものとする。また、この処理は、入力電源の1周期 期間に1回程度行われるものとする。判断81におい て、dminが所定の値△dより小さいかどうかを判断す る。もし、「dmin<△d」であれば、処理82へと進 み、そうでなければ処理83に進む。処理82では直流 電圧設定調整値△Vdc*を微小増加させ、処理83では 直流電圧設定調整値△Vdc*を微小減少させ、1回の調 整作業を終了する。この処理を行うことにより、Vpに 対してVdcがあまり大きくなくて、デュティ最小値dmi nが小さくなりすぎた場合には、Vdcを増大させる処理 が行われるので、回路が略最小損失となるVdcの調整値 を得ることができる。

【0023】図9は、図1のリアクトル6の構成を示したものである。図9で明らかなように、共通のコア96 50

に対して、電流による磁界が同じ方向となるように同じ 巻数のコイルが巻かれている。なお、図9では巻き付け 方向をわかりやすくするために、巻数を少なく描いてい る。交流電源入力の両側をリアクトルを経由させること により、スイッチング素子3a、3bのスイッチングによ る電位変動は、交流電源1から双方とも切り離され、ノ イズを減少することができる。

【0024】図10は、図1の電流トランス13の入力 処理に関する部分のブロック図と関連周波数特性図であ る。交流電源1の出力より電流トランス13にて電流を 検出する。電流トランス13は受動素子であり、ゼロボ ルトを中心とした出力となるので、レベルシフト回路1 4にて、制御回路10で処理できる電圧範囲に変換す る。電流トランス13の出力特性は特性(A)に示すよ うに、低周波領域で感度が低下する特性を有している。 このため、特性(B)を有する波形等化回路40を通す ことにより実際の電流波形と同じ周波数特性の波形を得 ることができる。さらに波形等価回路40の出力は折り 返し回路39に入力して、入力電流の絶対値に変換され る。波形等化回路40、折り返し回路39は、制御回路 10のソフトウェアで容易に実現できる。これにより、 簡易で電力を消費しない電流トランス13による制御が 可能になる。

(第2の実施の形態) 図11は、本発明にかかる第2の 実施の形態における制御回路構成を示すブロック回路図 である。本発明の第2の実施の形態の主回路構成は図1 と同じ構成でも可能であり、あるいは、図19や図20 の構成でも適用可能である。図11において、直流出力 電圧値Vdcは出力直流電圧設定値Vdc*と加減算回路3 7にて比較され、直流電圧誤差情報 Verrを得る。直流 電圧誤差情報Verrは補償フィルタ1132および判定 手段1141に送られる。補償フィルタ1132は直流 電圧制御系が安定に動作するためのものであり、判定手 段1141は直流電圧誤差情報Verr により補償フィル タ1132の動作を制御するものであり、この動作につ いては後述する。補償フィルタ1132の出力は折り返 し正弦波波形とともに乗算器31に送られて乗算結果を 得、制限手段1145に送られ、制限が加えられた後、 入力電流指令 | I ac | * となる。制限を加える理由は後 40 述する。折り返し正弦波波形は、図1、図2の場合には 正弦波発生手段36の出力に相当し、図19の場合には 抵抗111a、111bによる分圧結果に相当し、図20 の場合にはトランス211の出力をブリッジ回路212 a、212b、212c、212dで整流した結果に相当す る。

【0025】入力電流指令 | Iac | *は加減算回路38への入力電流の折り返し波形 | Iac | と加減算回路38で比較され、入力電流誤差情報 | Iac | err を得て、補償フィルタ1133に送られる。また、入力電流指令 | Iac | * はフィードフォワード演算手段1140に送ら

れ、直流出力電圧設定値Vdc*とで、パルス幅変調出力値PWMoutのフィードフォワード値の演算を行い、制御特性の改善を行う。フィードフォワード演算手段1140の内容は後述する。補償フィルタ1133では入力電流制御系が安定に動作するための補償演算を行い、その結果を加減算回路1142に送り、フィードフォワード演算手段1140の結果と加算する。加算結果は比較器34に送られ、発振器35の出力と比較されてパルス幅変調出力PWMoutを得る。また、補償フィルタ処理、制限手段、加減算手段、フィードフォワード演算処理などの処理は、発振器35の出力信号の周期に同期し

て行われる。

【0026】図12は、図11における電圧誤差情報V err の補償フィルタ1132および判定手段1141の 詳細ブロック図である。電圧誤差情報 Verr は判定手段 1141、および低域通過フィルタ1203に入力され る。低域通過フィルタ1203は、電圧誤差情報Verr に含まれている、電源周波数成分を除去するものであ る。低域通過フィルタ1203の出力はスイッチ手段1 201および加算手段1207に送られる。判定手段1 141では電圧誤差情報Verr が一定以上になっている 場合には、スイッチ手段1201を切るように制御を行 う。スイッチ手段1201の出力は加算手段1206に 送られる。加算手段1206では、遅延手段1205に よる1刻み時間前の情報を逐次加算する。すなわち、遅 延手段1205と加算手段1206で積分器を構成して いる。加算手段1206の結果は定数倍手段1204を 経由して加算手段1207に送られる。加算手段120 7では、低域通過フィルタ1203の出力、すなわち積 分器の手前の情報と、積分器の出力情報とを加算する。 すなわち、「比例」+「積分」の処理を実現する。加算 手段1207の出力は定数倍手段1208を経由して図 11の乗算器31に送られる。

【0027】図12における動作原理を説明する。直流 出力電圧の制御系は、電源力率を保つ前提から、電源周 波数に対して、十分低い周波数成分にしか追従させるこ とができなくなる。すなわち、制御系の応答を速めるこ とはできない。一方、定常偏差をなくすためには、積分 器を挿入する必要がある。しかしながら、積分器を挿入 することは位相遅れ要素となり、安定性を阻害するの で、制御系全体の時定数に対して十分長い時定数にする しかない。すなわち、積分器の時定数は極めて長く設定 する必要がある。結果として、起動時のように積分器の 積分結果が定常とずれている場合には、定常偏差をなく すための積分型の補償要素を挿入する場合、積分器の時 定数相当時間は正常な応答をしない場合があり、過大な 電流が流れたり、過大な電圧を出力したりして、回路を 損傷することがある。図12の構成にすれば、起動時な どの電圧誤差の大きい時には積分器への入力が遮断され て、それまでの結果(初期状態ではゼロ)を保持する。

したがって、加算手段1207の出力は積分器を経由しない分のみとなり、積分器の時定数の影響を回避できる。定常偏差は生じるものの、電圧誤差情報が一定の範囲内にあれば、スイッチ手段1201が閉じることにより、積分器が動作し、定常偏差を解消する動作が開始される。

14

【0028】次に図11における制限手段1145の動作原理を説明する。制限手段1145は電源電圧変動、特に電源電圧低下時の安全動作用のものである。電源電 圧が低下した場合、同じ電流指令であるとすると、直流 出力電圧が低下する。その結果、電流指令を大きい値に するようにフィードバック制御がはたらく。しかしながら、電源電圧低下時に、同じ直流出力電圧を得るためには、極めて過大な電流指令となる。この指令通りの電流が流れると、実際の回路は損傷を起こしてしまう。制限 手段1145はこれを回避するためのものであり、制限 値は回路損傷が発生しない値に設定しておくことで実現できる。

【0029】逆に、電源電圧が急に上昇した場合には、 直流出力電圧も上昇する。この値が所定値を超えている 場合には、スイッチング素子をオフすることにより実現 できる。これは、図11において、判定手段1141か ら比較手段34に強制オフ指令を与えることにより実現 できる。

【0030】次に図11における電流制御系の補償フィ ルタ1133の動作について説明する。電流制御系は、 パルス幅変調のONデュティを増加すると現状よりも電 流が増加する、積分系の応答を示す。このような制御系 に対して、アナログ演算回路を用いた補償要素は図15 に示すような構成がとられる。図15では演算増幅器を 用いて、帰還ループに抵抗R2とコンデンサC1を直列 にしたものとコンデンサC2を並列に接続している。ま た、入力部分には抵抗R1が挿入されている。図16は 図15の回路の周波数特性を示したものである。図16 に示すように、上図に示すように、振幅特性は低周波で ゲインが増大し、中域で平坦、高周波で減衰する特性を 有している。ここで、 $ω1=1/(C1\cdot R2)$ 、ω2 $=1/(C2\cdot R1)$ である。一方、下図に示すよう に、位相特性は低周波で90度遅れ、中域でゼロに近づ き、高周波で再び90度遅れとなる特性である。したが って安定性を確保するには、位相遅れの最も少ない区間 で制御系のループゲインが1となるように設定すればよ い。低周波領域でゲインを増大するのは制御系の定常特 性を改善する作用があり、高周波領域でゲインを下げる のはノイズなどで誤動作しないようにする作用があるか らである。しかしながら、これまで説明したような、マ イクロコンピュータなどのような時間刻みで動作する制 御回路では、このような補償フィルタでは安定動作させ ることは困難である。なぜならば時間刻みで動作する場 合には、検出した情報に対して制御演算結果が出力され るまでは、演算時間を必要とすることや、検出した情報 や演算結果が、次の刻み時間までは最新の情報が使用さ れないからである。

【0031】図13および図14は、このような場合に 適切な補償フィルタ及びその特性を示している。図13 は、z変換表現による補償フィルタの実現を示してい る。ブロック1301は時定数Kiの積分処理であり、 ブロック1302は移動平均フィルタ処理である。これ らの2つの処理結果を加算手段1303にて加算して補 償フィルタ演算処理を終了する。図14は、図13の処 10 理結果の周波数特性を示している。上段は伝達特性の振 幅特性であり、下段は位相特性である。振幅特性は、ω 1=1/Kiより低い周波数で増加し、また、刻み周波 数 (1/Ts) の半分の周波数 (ナイキスト周波数) に 近づくと急激に減衰する。位相特性は、低周波では90 度遅れの特性であり、中域で遅れが回復し、ナイキスト 周波数に近づくと急激に遅れ始める。したがって、位相 が最も回復している周波数(ωa)でループゲインが1 になるように設定すると、十分な安定性を確保できるこ とになる。このωaでの周波数特性は、図16の周波数 20 特性よりも位相遅れが少ないので、演算時間遅れなどに よる安定性阻害を防止できる。なお、図13に示した補 償フィルタ処理は、マイクロコンピュータのソフトウェ アで容易に実現できることはいうまでもない。

【0032】図17および図18は、図13、図14の 構成例を簡略化したものである。図17は図13と同様 に、z変換による補償フィルタの実現を示している。ブ ロック1301、加算手段1303は図13と同じであ る。図17では、ブロック1702が図13の移動平均 フィルタ処理1302に代わっている。ブロック170 2の処理は何もしないことと同じであり、移動平均処理 をスキップすることを示している。したがって演算処理 を簡略化したものである。図18は、図17の処理結果 の周波数特性であり、上段は伝達特性の振幅特性、下段 は伝達特性の位相特性である。振幅特性、位相特性と も、ω1より低い周波数域では図14の特性と同じであ る。移動平均処理がないためナイキスト周波数での振幅 特性低下と位相遅れの増大はない。ただし、刻み時間毎 の処理を行っているという前提からシステム全体とし て、ナイキスト周波数近傍では、振幅特性が大きく低下 40 する特性を有しているため、ノイズなどによる誤動作 は、十分回避できる。逆に、図13での方法は、ノイズ 特性などをさらに改善したものになる。

【0033】次に図11のフィードフォワード要素11 40の演算内容について説明する。フィードフォワード 演算要素1140では、直流電圧設定値Vdc* と入力電 流指令 | Iac | *と入力電圧 | Vac | とリアクトル値Lを 用いて、以下の演算を行う。

dff = (Vdc*- | Vac |) / Vdc*+L · (| Iac | * - | I ac | *old) / Vdc*

ここで、「 | Iac | *old」は1刻み前の電流指令値であ る。この式の第一項は昇圧コンバータのデュティ計算式 であり、第二項は電流変化に必要なデュティの計算式で ある。したがって、この演算を行うことにより、入力電 流波形制御のための必要なデュティが予測でき、フィー ドバックによる特性改善の負担を軽減できる。

【0034】また、入力電圧 | Vac | は本発明の第1の 実施の形態では推定波形になり、また、電源電圧の変動 や部品のバラツキなどもあり得るので、上記の「dff」 の算出値に対して、1よりも小さい値を乗じた値を実際 に用いることも可能である。

【0035】また、これらの予測値の計算を、簡略化す る方法として、下記の式による「Dff'」を用いること も可能である。

dff' = (Vdc* - |Vac|) / Vdc*

また、同様の効果を有する方法として、上記の直流電圧 設定値Vdc* のかわりに実際の直流電圧Vdcや、入力電 流指令 | I ac | *のかわりに実際の入力電流値 | I ac | を用いることも可能である。

【0036】以上のように、本発明の第1及び第2の実 施の形態によれば、下記に述べるような効果が得られ

- (1) 入力電圧情報の検出部構成が小型で電源周波数を 容易に同定できる。
- (2) 入力電圧情報を低損失で検出できる
- (3) 入力電源の変動に対しても安定動作できる
- (4) パルス幅変調出力の基準時刻と制御処理の刻みが 同一にできて、制御回路の構成が簡単になる。
- (5) 入力電圧情報検出回路へのノイズの影響をキャン セルできる
- (6) 主回路損失が最も少なくなるような、直流出力電 圧を実現できる。
- (7) スイッチングによるノイズを低減できる。
- (8) 回路電源を必要としない電流トランスが使用で き、検出回路損失が低減できる。
- (9) 積分演算が実現でき、出力電圧の定常偏差を解消 できる。
- (10) 入力電源電圧の低下時に、過電流状態を回避で き、信頼性が向上する。
- (11) 入力電源電圧の上昇時に、過電圧状態を回避で き、信頼性が向上する。
- (12) 演算時間遅れなどの影響を回避でき、力率が改 善できる。
- (13) 入力電圧と設定値から予測デュティを求めるこ とができ、フィードバック制御の負担を低減でき、力率 が改善できる。

【0037】なお、上記実施の形態では、主回路構成と して、図1 (図20も同じ) もしくは図19の構成によ り説明したが、図22に示すように、スイッチング素子 50 3 a, 3 b、高速ダイオード 4 a, 4 bを一方のアーム

18

17

に設け、もう一方のアームには、整流ダイオード2a, 2bを設けて、制御回路1110により極性判別手段1 11の極性に基づき、リアクトル106側の電圧が高い ときには、下側のスイッチング素子3bをPWM制御 し、逆に、リアクトル106側の電圧が低いときには、 上側のスイッチング素子3aをPWM制御することによっても同様のことが実現できる。

【0038】また、上記実施の形態では、電圧極性検出 手段をフォトカプラを用いた構成としたが、これに限ら ず、電圧の極性が検出できれば他の方法を用いても良 い。

[0039]

【発明の効果】以上述べたところから明らかなように本発明は、回路上、主回路電流の通過素子数を減らし、回路損失を低減し、効率向上を目指すと共に、主回路の損失のみではなく、簡単なる構成にて、検出回路の小型化・低損失化や低ノイズ化などを実現させ、かつ、高力率を得ることができるという長所を有する。

【図面の簡単な説明】

【図1】(a), (b)は、本発明にかかる第1の実施 20 の形態のコンバータ回路を示す構成図である。

【図2】同第1の実施の形態における制御回路の処理ブロック図である。

【図3】上記図2における正弦波発生手段の動作を示す 波形図である。

【図4】上記図2における正弦波発生手段の動作を示す波形図である。

【図5】上記図2における正弦波発生手段の動作を示す 波形図である。

【図6】上記図2における正弦波発生手段の動作を示す 30 波形図である。

【図7】同第1の実施の形態における直流電圧設定調整の動作原理を示す波形図である。

【図8】同直流電圧設定調整の処理をしめすフローチャートである。

【図9】同第1の実施の形態におけるリアクトルの構成を示す外観図である。

【図10】同第1の実施の形態における電流トランスの 情報処理を示す処理ブロック図である。 *【図11】本発明にかかる第2のコンバータ回路における制御回路の処理ブロック図である。

【図12】同第2の実施の形態における電圧制御系の補償フィルタ処理を示す処理ブロック図である。

【図13】同第2の実施の形態における電流制御系の補償フィルタ処理を示す処理ブロック図である。

【図14】上記図13の周波数特性図である。

【図15】従来の電流制御系の補償フィルタの回路図で ある。

10 【図16】従来の電流制御系の補償フィルタの周波数特 性図である。

【図17】上記第2の実施の形態における電流制御系の 補償フィルタ処理の別の構成例を示す処理ブロック図で ある。

【図18】上記図17の周波数特性図である。

【図19】従来のコンバータ回路を示す構成図である。

【図20】従来の低損失コンバータ回路を示す構成図で ある。

【図21】従来例における制御回路の処理ブロック図で ある。

【図22】本発明にかかる第3の実施の形態のコンバー タ回路を示す構成図である。

【符号の説明】

1 交流電源

2a、2b 整流ダイオード

3a、3b スイッチング素子

4a、4b 高速ダイオード

6 リアクトル

10 制御回路

11 フォトカプラ

13 電流トランス

36 正弦波発生手段

40 波形等化手段

41 判定手段

1140 フィードフォワード演算部


1141 判定部


1145 制限手段


1301 積分器


1302 移動平均手段


【図15】














[図20]



【図21】



[図22]



フロントページの続き

(72) 発明者 植田 光男

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72) 発明者 小川 正則

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 松城 英夫

大阪府門真市大字門真1006番地 松下電器 産業株式会社内